

(11)Publication number : 10-234050
(43)Date of publication of application : 02.09.1998


(51)Int.Cl. H04N 9/093
(21)Application number : 09-052414 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD
(22)Date of filing : 19.02.1997 (72)Inventor : YAMAKI MASAOKI

(54) SOLID-STATE IMAGE PICKUP CAMERA

(57)Abstract:

PROBLEM TO BE SOLVED: To allow the solid-state image pickup camera employing three CCD system to correct automatically a deviation of picture elements of each color CCD in both horizontal and vertical directions.

SOLUTION: A CCD drive circuit 2 that provides outputs of a plurality of horizontal transfer clocks 3a, 3b, 3c and vertical transfer clocks 4a, 4b, 4c to drive respectively a plurality of CCDs 1a, 1b, 1c is provided with a means to stop the outputs for a prescribed period. Then the transfer is stopped by a detection signal from a registration detection circuit 10 that detects a picture element deviation among a plurality of CCD outputs.



LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

【0 0 0 4】前記駆動制御回路 1 0 7 で所定時間だけハイレベルとなる水平転送制御用のゲート信号 C T L H 1 1 2 が供給されると駆動制御回路 1 0 7 内の O R ゲート 1 0 9、A N D ゲート 1 1 0 により水平転送ハルス H 1 '、H 2 ' が停止し、上記 C C D 駆動回路 1 0 8 からの ϕ H 1、 ϕ H 2 の水平転送クロックの各色用 C C D 1 0 1 R、1 0 1 G、1 0 1 B への供給がストップし、各色用 C C D 1 0 1 R、1 0 1 G、1 0 1 B からの各色用映像信号がある一定レベル、即ち黒レベルの映像信号として出力される。

【0 0 0 5】前記各色用 C C D 1 0 1 R、1 0 1 G、1 0 1 B から黒レベルの映像信号が出力すると前記各色用サンプリング回路 1 0 2、1 0 3、1 0 4、A N P 1 1 6、1 1 7、1 1 8、L P F 1 1 9、1 2 0、1 2 1、クランプ&ゲイン 1 2 5、1 2 6、1 2 7 を介して図示していないが各色用映像信号の遅延差検出回路に供給され各色用映像信号の黒レベルへの変化点時の遅延差が検出される。この従来例では、R 用 C C D 1 0 1 R、B 用 C C D 1 0 1 B の映像信号に対して G 用 C C D 1 0 1 G の映像信号が早く出力されているため G 用映像信号を遅延するように前記遅延差検出回路から遅延制御回路 1 2 3 に対して遅延制御信号 1 2 4 が出力され、上記遅延制御回路 1 2 3 により制御される前記 G 用遅延回路 1 2 2 で G 用映像信号が所定時間遅延され出力される。

【0 0 0 6】

【発明が解決しようとする課題】しかしながら、3 板式を使用している固体撮像カメラでは、各色用 C C D 1 0 1 R、1 0 1 G、1 0 1 B の水平方向の画素のずれ量が水平解像度の劣化原因であるように垂直方向の画素ずれも垂直解像度の劣化として画質に影響を及ぼす。従来固体撮像カメラでは、上記のように、水平方向の画素のずれの調整だけであり、垂直方向の画素ずれを調整することができなかった。

【0 0 0 7】また、従来の遅延回路は、連続的な遅延を実現しているため遅延範囲が小さくなり、大幅な画素ずれに対しては遅延回路をシリアルに接続する必要がある等の問題点があった。

【0 0 0 8】本発明は、水平方向、垂直方向の両方の画素ずれに対して自動的にずれを補正できる固体撮像カメラを提供することを目的とするものである。

【0 0 0 9】

【課題を解決するための手段】上記の問題を解決するために、本発明の固体撮像カメラは、複数の C C D を各々駆動する複数の水平転送クロックと垂直転送クロックを出力する C C D 駆動回路に、一定期間、前記水平転送クロックと垂直転送クロックの出力を停止する手段を持たせ、前記複数の C C D の出力の間の画素ずれを検出するレジストレーション検出回路よりの画素ずれに応じた検出信号により、前記 C C D 駆動回路への水平転送クロックと垂直転送クロックの転送を停止するものであり、水

平方向、垂直方向の両方の画素ずれに対して自動的にずれを補正できるものである。

【0 0 1 0】

【発明の実施の形態】本発明の請求項 1 に記載の発明は、被写体を撮像する複数の C C D を各々駆動する複数の水平転送クロックと垂直転送クロックを出力する C C D 駆動手段と、上記 C C D 駆動手段で一定期間前記水平転送クロック、垂直転送クロックの出力を停止する手段と、前記複数の C C D からの C C D 出力信号にアナログ信号処理を行なうアナログ信号処理手段と、上記アナログ信号処理手段からの信号を受け、複数のデジタル映像信号を出力する A/D 変換手段と、上記 A/D 変換手段からの前記複数のデジタル映像信号を受け、前記デジタル映像信号間の画素ずれを検出するレジストレーション検出手段と、上記レジストレーション検出手段で前記画素ずれに応じて前記 C C D 駆動手段に水平転送クロック及び垂直転送クロックの転送を停止指示する停止信号を出力する手段とを有する固体撮像カメラであり、各色用 C C D からのデジタル映像信号を受け、レジストレーション検出手段は各色用の C C D のデジタル映像信号の遅延差を検出する。その検出した遅延差に基づき、例えば、G C C D のデジタル映像信号を基準として G-R、G-B と算出し、最も遅れているデジタル映像信号に合うように各色のデジタル映像信号の遅延量を演算し、C C D 駆動手段に水平転送クロックを停止する各色用 C C D に対する水平転送クロック停止信号と、垂直転送クロックを停止する各色用 C C D に対する垂直転送クロック停止信号を出力し、C C D 駆動手段は各停止信号期間各色 C C D 毎の水平転送クロック、及び垂直転送クロックの出力を停止する。水平転送クロック停止信号の有為期間は C C D から C C D 出力信号が停止し、また垂直転送クロック停止信号の有為期間は C C D 内の垂直転送が停止し、停止期間終了により正常な転送が開始し C C D 出力信号が出力される。即ち各色用 C C D 出力信号は、各画素が一致した状態で出力することができる。

【0 0 1 1】本発明の請求項 2 に記載の発明は、被写体を撮像する複数の C C D を各々駆動する複数の水平転送クロックと垂直転送クロックを出力する C C D 駆動手段と、上記 C C D 駆動手段に水平同期信号 H D、垂直同期信号 V D を出力する同期信号発生手段と、前記複数の C C D からの C C D 出力信号にアナログ信号処理を行なうアナログ信号処理手段と、上記アナログ信号処理手段からの信号を受け、複数のデジタル映像信号を出力する A/D 変換手段と、上記 A/D 変換手段からの前記複数のデジタル映像信号を受け、前記複数のデジタル映像信号の遅延レベルの所定しきい値を越える変化点を検出し、上記変化点を検出するたにば変化点の前後の画素またはラインのレベル信号を出力するレベル検出手段と、上記レベル信号を受け、前記デジタル映像信号間のレベル差を演算して補正値を算出し、上記補正値に基づく補正値

信号を出力する制御手段と、前記複数のデジタル映像信号に前記補正値信号を乗じる演算手段とを有する固体撮像カメラであり、被写体としてチャート、例えば黒の中心部に白抜き正方形の配置されたものを撮像した場合、各色用 C C D からのデジタル映像信号を受けたレベル検出回路は、各色 C C D のデジタル映像信号の黒レベルから所定しきい値を越え白レベルまたは白レベルから所定しきい値を越えて黒レベルへのしきい値前後の、水平方向であれば画素の遅延レベルを、垂直方向であればラインの遅延レベルを検出し、制御手段、例えばマイクログロッサへ供給する。上記マイクログロッサは、各色毎の遅延レベル差を演算し各色デジタル映像信号毎の補正値を算出する。マイクログロッサより前記補正値信号が演算回路に供給され前記デジタル映像信号にその補正値を演算することでデジタル映像信号の画素ずれを補正することを可能としている。

【0 0 1 2】本発明の請求項 3 に記載の発明は、被写体を撮像する各色用の複数の C C D、前記複数の C C D を各々駆動する複数の水平転送クロックと垂直転送クロックを出力する C C D 駆動手段と、上記 C C D 駆動手段で一定期間前記水平転送クロック、垂直転送クロックの出力を遅延する手段と、前記 C C D 駆動手段に水平同期信号 H D、垂直同期信号 V D を出力する同期信号発生手段と、前記複数の C C D からの C C D 出力信号にゲインコントロール、 γ 補正等の処理を行なうアナログ信号処理手段と、上記アナログ信号処理手段からの信号を受け、複数のデジタル映像信号を出力する A/D 変換手段と、上記 A/D 変換手段からの複数のデジタル映像信号を受け、その複数のデジタル映像信号の遅延レベルの所定しきい値を越える変化点を検出し、その変化点を検出するたにばその変化点の前後の画素またはラインのレベル信号を出力するレベル検出手段と、上記レベル信号を受け前記デジタル映像信号間のレベル差を演算し上記補正値を算出し、上記補正値に基づいた補正値信号により前記 C C D 駆動手段へ前記水平転送クロック、垂直転送クロックの停止指示を行なう停止信号を出力する手段と、前記補正値信号を出力する手段と、前記停止信号を出力するかまたは前記補正値を出力するかの判断を行なう手段とを有した制御手段と、前記複数のデジタル映像信号に前記補正値信号を乗じる演算手段とを有する固体撮像カメラであり、被写体としてチャート、例えば黒の中心部に白抜き正方形の配置されたものを撮像した場合、各色用 C C D からの前記デジタル映像信号を受けたレベル検出回路は、各色 C C D の前記デジタル映像信号の黒レベルから所定しきい値を越えて白レベルまたは白レベルから前記所定しきい値を越えて黒レベルへのしきい値前後の、水平方向であれば画素の遅延レベルを、垂直方向であればラインの遅延レベルを検出し制御手段、例えばマイクログロッサへ供給する。上記マイクログロッサは、各色毎の遅延レベル差を演算し各色デジタ

ル映像信号毎の補正値を算出し、上記補正値に基づく補正値信号により水平または垂直の画素単位の補正を要するか、画素ピッチ内の補正を要するかを判断する。前者の場合は、請求項 1 と同様 C C D 駆動回路に停止信号を出力し C C D 駆動回路で水平、垂直転送クロックを前記停止信号期間停止する。各 C C D が、停止期間 C C D 出力信号を止めることで画素ずれを合わせ込むことを可能としている。一方後者の場合は、マイクログロッサより前記補正値信号が演算回路に供給され前記デジタル映像信号にその補正値信号を演算することでデジタル映像信号の画素ずれを補正することを可能としている。

【0 0 1 3】以下、本発明の実施の形態について図面を用いて説明する。

（実施の形態 1）図 1 は、本発明の実施の形態 1 における固体撮像カメラの一部の構成を示す電気的ブロック図であり、図 2、図 3 は、上記図 1 の電気的ブロック図におけるレジストレーション検出回路の H レート及び V レートでの動作概要を示す信号波形図であり、図 1 において、1 a は R C C D、1 b は G C C D、1 c は B C C D、2 は上記 R C C D 1 a、G C C D 1 b、B C C D 1 c を駆動する C C D 駆動回路、3 a、3 b、3 c は上記 C C D 駆動回路 2 が出力する各々 ϕ H 1、 ϕ H 2、 ϕ R の 3 つの信号よりなる R C C D 1 a、G C C D 1 b、B C C D 1 c の水平転送クロック、4 a、4 b、4 c は上記 C C D 駆動回路 2 が出力する各々 ϕ V 1、 ϕ V 2、 ϕ V 3、 ϕ V 4 の 4 つの信号よりなる R C C D 1 a、G C C D 1 b、B C C D 1 c の垂直転送クロック、5 a、5 b、5 c は R C C D 1 a、G C C D 1 b、B C C D 1 c が光電変換し出力する C C D 出力信号、6 は上記 C C D 出力信号 5 a、5 b、5 c をゲインアップや γ 補正等のアナログ信号処理を行なうアナログ信号処理回路、7 a、7 b、7 c は上記アナログ信号処理回路 6 が出力する R、G、B のアナログ映像信号、8 は A/D 変換回路、9 a、9 b、9 c は上記 A/D 変換回路 8 が出力する R、G、B のデジタル映像信号、1 0 は上記デジタル映像信号 9 a、9 b、9 c が入力されるレジストレーション検出回路、1 1 は上記レジストレーション検出回路 1 0 が出力する R、G、B 個々の水平転送クロック停止信号（1 本にまとめて図示）、1 2 は同じく上記レジストレーション検出回路 1 0 が出力する R、G、B 個々の垂直転送クロック停止信号（1 本にまとめて図示）、1 3 は同期信号発生回路、1 4 は上記同期信号発生回路 1 3 が出力し、前記 C C D 駆動回路 2 に入力される 1 H の周期を示す水平同期信号 H D、1 5 は同じく上記同期信号発生回路 1 3 が出力し、前記 C C D 駆動回路 2 に入力される 1 フィールド周期を示す垂直同期信号 V D である。1 6 a、1 6 b、1 6 c はレジストレーション検出回路 1 0 より出力される補正され画素ずれが除去された映像信号である。

【0 0 1 4】図 1 において C C D 駆動回路 2 は、水平同

期信号H D 1 4、垂直同期信号V D 1 5に従い水平転送クロック3 a、3 b、3 c及び垂直転送クロック4 a、4 b、4 cを同一位相で各色C C Dへ供給すると、R C C D 1 a、G C C D 1 b、B C C D 1 cからC C D出力信号5 a、5 b、5 cが同一のタイミングで出力され、アナログ信号処理回路6でC C D出力信号5 a、5 b、5 cの3つの信号レベルを同一レベルにするゲインアッパ及びγ補正を行い、A/D変換回路8でデジタルに変換したデジタル映像信号9 a、9 b、9 cがレジストレーション検出回路1 0に入る。デジタル映像信号9 a、9 b、9 cが図2の9 a、9 b、9 cに示す水平方向の信号とすると、レジストレーション検出回路1 0はデジタル映像信号9 a、9 b、9 cの黒レベルから白レベルへの変化点の差及び白レベルから黒レベルへの変化点の差を検出する。即ち、Rのデジタル映像信号9 aとGのデジタル映像信号9 bの間では図2のG-Rに示すように、レジストレーション検出回路1 0で1時間だけGのデジタル映像信号9 bが遅れていることを示すG-R差信号を生成し、Bのデジタル映像信号9 cとGのデジタル映像信号9 bの間では図2のG-Bに示すように、レジストレーション検出回路1 0でj時間だけGのデジタル映像信号9 bが早く出力していることを示すG-B差信号を生成する。レジストレーション検出回路1 0が上記G-R差信号とG-B差信号によりBのデジタル映像信号9 cが最も遅れて出力されていると判断すると、C C D駆動回路2にRのC C D出力信号5 aの出力開始位置をi + j だけ停止するRの水平転送クロック停止信号1 1を、またGのC C D出力信号5 bの出力開始位置をj だけ停止するGの水平転送クロック停止信号1 1をそれぞれ供給する。C C D駆動回路2はi + j だけRの水平転送クロックφH r 3 aの出力を停止し、i + j 後の水平転送クロックφH r 3 aを供給開始すること、RのC C D映像信号5 aをi + j だけ遅らせることができ、同様にj だけGの水平転送クロックφH g 3 bの出力を停止し、j 後水平転送クロックφH g 3 bの供給を開始する。これによりR、GのC C D出力信号5 a、5 bはBのC C D出力信号5 cに位相が合うよう出力されることとなる。

【0 0 1 5】図3に垂直レートで見たデジタル映像信号9 a、9 b、9 cを示す。レジストレーション検出回路1 0は、黒レベルから白レベル、白レベルから黒レベルへの変化するライン差を検出する。G-Rでは、Gが1 H遅れて変化し、G-Bでは、Bが1 H遅れて変化する。即ち、レジストレーション検出回路1 0は、Rが2 Hだけ垂直転送クロックを停止するRの垂直転送クロック停止信号1 2を、Gが1 Hだけ垂直転送クロックを停止するGの垂直転送クロック停止信号1 2をそれぞれ生成する。C C D駆動回路2が上記垂直転送クロック停止信号1 2を受け、Rに対して2 H垂直転送クロックφV r 4 aを停止した後、垂直転送クロックφV r 4 aの出

水平方向であれば画素の輝度レベルを、垂直方向であればラインの輝度レベルを検出し、レベル信号2 1 a、2 1 b、2 1 cを出力する。マイクログロブセッサ2 2は、各色毎の輝度レベル差を演算し各色デジタル映像信号9 a、9 b、9 c毎の補正値を算出する。マイクログロブセッサ2 2より前記補正値信号2 4 a、2 4 b、2 4 cが演算回路2 5 a、2 5 b、2 5 cに供給され、前記デジタル映像信号2 3 a、2 3 b、2 3 cにその補正値信号2 4 a、2 4 b、2 4 cで演算することでデジタル映像信号の画素ずれを補正することを可能としている。

【0 0 1 8】図5は、前記レベル検出回路2 0及びマイクログロブセッサ2 2のVレートでの動作概要を示す信号波形図であり、Rのデジタル映像信号9 aとGのデジタル映像信号9 bの黒レベルから白レベルへの変化のVレートの波形である。レベル検出回路2 0は、Rのデジタル映像信号9 aが黒レベルから白レベルへの変化点をラインL 1で検知するとその輝度レベルv 1 rを算出し、以後ラインL 2、L 3...と順次輝度レベルv 2 r、v 3 r...と算出を繰り返してラインL 4で白レベルのピークv 4 rまで行い、検出した輝度レベル信号2 1 aを、毎Hマイクログロブセッサ2 2に供給する。一方Gのデジタル映像信号9 bは、黒レベルから白レベルへの変化点をラインL 2で検出すると上記同様輝度レベルv 1 g、v 2 g...と算出を繰り返してラインL 5で白レベルのピークv 4 gまで行い、毎Hマイクログロブセッサ2 2に輝度レベル信号2 1 bとして供給する。マイクログロブセッサ2 2は、上記輝度レベル信号2 1 a、2 1 bを受け取ると黒レベルから白レベルへの変化位置とピーク位置の間で補正値の演算を行う。演算例としては遅く白レベルを検出したデジタル映像信号、この例ではGのデジタル映像信号9 bにRのデジタル映像信号9 aを合わせ込むように、ラインL 1では補正値0、ラインL 2では補正値v 1 g/v 2 r、ラインL 3では補正値v 2 g/v 3 r、ラインL 4では補正値v 3 g/v 4 r、ラインL 5では白レベルのピークを両デジタル映像信号9 a、9 bに供給され演算することで画素ずれが除去された映像信号2 6 a、2 6 bが出力する。同様に演算されるため補正値1とする。上記補正値に基づく補正値信号2 4 a、2 4 bは、演算回路2 5 a、2 5 bに供給され演算することで画素ずれが除去された映像信号2 6 a、2 6 bが出力する。同様に演算することで画素ずれが除去された映像信号2 6 cも出力することができる。

【0 0 1 9】上記では黒レベルから白レベルの変化では早く出力されているRのデジタル映像信号9 aに補正を掛け遅れて出力されるGのデジタル映像信号9 bに合うようにしたが、白レベルから黒レベルへの変化では上記と逆に遅く出力されるGのデジタル映像信号9 bに補正を掛けRのデジタル映像信号9 aに合うようにマイクログロブセッサ2 2は動作する。

【0 0 2 0】図6は、前記レベル検出回路2 0及びマイクログロブセッサ2 2のHレートでの動作概要を示す信号

波形図であり、Rのデジタル映像信号9 aとGのデジタル映像信号9 bの黒レベルから白レベルへの変化及び白レベルから黒レベルへの変化の画素毎の信号波形図である。レベル検出回路2 0は、Rのデジタル映像信号9 aが黒レベルから白レベルへの変化点を画素P 1で検知するとその輝度レベルv 1 r'を算出し、以後画素P 2、P 3...と順次輝度レベルv 2 r'、v 3 r'...と算出を繰り返して画素P 4で白レベルのピークv 4 r'まで行い、検出した輝度レベル信号2 1 aは、毎画素マイクログロブセッサ2 2に供給する。一方Gのデジタル映像信号9 bは、黒レベルから白レベルへの変化点を画素P 1で検出すると上記同様輝度レベルv 1 g'、v 2 g'...と算出を繰り返して画素で白レベルのピークv 4 g'まで行い、毎画素マイクログロブセッサ2 2は輝度レベル信号2 1 bとして供給する。マイクログロブセッサ2 2は、上記輝度レベル信号2 1 a、2 1 bを受け取ると黒レベルから白レベルへの変化位置とピーク位置の間で補正値の演算を行う。演算例としては遅く白レベルを検出したデ

ジタル映像信号、この例ではGのデジタル映像信号9 bにRのデジタル映像信号9 aを合わせ込むように、画素P 1では補正値v 1 g' / v 1 r'、画素P 2では補正値v 2 g' / v 2 r'、画素P 3では補正値v 3 g' / v 3 r'、画素P 4では白レベルのピークを両デジタル映像信号9 a、9 bで検出しているため補正値1、さらに白レベルから黒レベルへの変化では、上記とは逆にGのデジタル映像信号9 bに補正をかけ、画素P 5では補正値v 5 r' / v 5 g'、画素P 6では補正値v 6 r' / v 6 g'、画素P 7では補正値0を算出する。上記補正値に基づき補正値信号2 4 a、2 4 bは、演算回路2 5 a、2 5 bに供給され演算することで画素ずれが除去された映像信号2 6 a、2 6 bが出力する。同様に演算することで画素ずれが除去された映像信号2 6 cも出力することができる。

【0 0 2 1】(実施の形態3) 図7は、本発明の実施の形態3における固体撮像カメラの一部の構成を示す電気的ブロック図であり、実施の形態1の電気的ブロック図を示す図1と同じ部分には同じ符号を付す。図7において、2 7は、マイクログロブセッサ2 2より出力するR、G、B個々の水平転送クロック停止信号（1本にまとめて図示）、2 8はマイクログロブセッサ2 2より出力するR、G、B個々の垂直転送クロック停止信号（1本にまとめて図示）である。

【0 0 2 2】図7において、本発明の実施の形態2で記述したように、被写体としてチャート、例えば黒の中に画角中心部で白抜きされた正方形の配置されたものを撮像した場合、各色C C D 1 a、1 b、1 cからの前記デジタル映像信号9 a、9 b、9 cを受けたレベル検出回路2 0は、各色C C D 1 a、1 b、1 cの前記デジタル映像信号9 a、9 b、9 cの黒レベルから所定しきい値を越えて白レベルまたは白レベルから前記所定しきい値を越

る。同様にj だけGの水平転送クロックφH g 3 bの出力を停止し、j 後水平転送クロックφH g 3 bの供給を開始する。これによりR、GのC C D出力信号5 a、5 bはBのC C D出力信号5 cに位相が合うよう出力されることとなる。

【0 0 1 5】図3に垂直レートで見たデジタル映像信号9 a、9 b、9 cを示す。レジストレーション検出回路1 0は、黒レベルから白レベル、白レベルから黒レベルへの変化するライン差を検出する。G-Rでは、Gが1 H遅れて変化し、G-Bでは、Bが1 H遅れて変化する。即ち、レジストレーション検出回路1 0は、Rが2 Hだけ垂直転送クロックを停止するRの垂直転送クロック停止信号1 2を、Gが1 Hだけ垂直転送クロックを停止するGの垂直転送クロック停止信号1 2をそれぞれ生成する。C C D駆動回路2が上記垂直転送クロック停止信号1 2を受け、Rに対して2 H垂直転送クロックφV r 4 aを停止した後、垂直転送クロックφV r 4 aの出

【0 0 1 9】上記では黒レベルから白レベルの変化では早く出力されているRのデジタル映像信号9 aに補正を掛け遅れて出力されるGのデジタル映像信号9 bに合うようにしたが、白レベルから黒レベルへの変化では上記と逆に遅く出力されるGのデジタル映像信号9 bに補正を掛けRのデジタル映像信号9 aに合うようにマイクログロブセッサ2 2は動作する。

【0 0 2 0】図6は、前記レベル検出回路2 0及びマイクログロブセッサ2 2のHレートでの動作概要を示す信号

11

えて黒レベルへのしきい値前後の、水平方向であれば画素の輝度レベルを、垂直方向であればラインの輝度レベルを検出し、レベル信号21a, 21b, 21cを出力する。マイクログロッサ22は、各色毎の輝度レベル差を演算し各色デジタル映像信号9a, 9b, 9c毎の補正値を算出する。

【0023】図8は、前記レベル検出回路20及びマイクログロッサ22でのVレートの動作概要を示す信号波形図であり、Rのデジタル映像信号9aとGのデジタル映像信号9bの黒レベルから白レベルへの変化及び白レベルから黒レベルの変化の1H毎の波形を示す。図8に示すように、マイクログロッサ22が、レベル検出回路20からの輝度レベル信号21a, 21bにより、デジタル映像信号9a, 9bの黒レベルから白レベルへの変化を開始するラインを監視し、デジタル映像信号9a, 9bの白レベルの変化開始ラインが2H離れていると判断した時は、CCD駆動回路2に垂直転送クロック停止信号28を2H出力し、ライン差を低減することとでCCD駆動回路2で2H垂直転送停止後のRのデジタル映像信号9aを得る。このRのデジタル映像信号9aとGのデジタル映像信号9bとで再度レベル検出回路20でのレベル検出、マイクログロッサ22での補正値算出を実施した後、演算回路25a, 25bに補正値信号24a, 24bを供給し演算回路25a, 25bで演算を行い、演算回路25a, 25bから画素ずれが除去された映像信号26a, 26bが出力する。同様に演算することで画素ずれが除去された映像信号26cも出力することができる。

【0024】

【発明の効果】本発明の請求項1記載の固体撮像カメラによれば、CCD駆動回路において水平、垂直クロック停止信号によりCCDを駆動することで各色のCCD出力信号の垂直転送クロックを停止することで各色のCCD出力信号の画素ずれを合わせることができ、単純な回路構成で水平及び垂直方向の画素ずれを補正することが可能なこと、またCCD出力信号を遅らせる遅延素子が不要となり回路規模の削減が図れること、また遅延素子の温度特性のパラッキ等の影響のない安定した補正が実現できる。

【0025】また、請求項2記載の固体撮像カメラによれば、レベル検出回路で水平方向では1画素毎に垂直方向では1ライン毎にレベルを検出しマイクログロッサにてレベルに対する補正値を算出し、デジタル映像信号に補正値を掛け合わせて補正することで、水平方向、垂直方向の1画素以下、1ライン以下の画素ずれを補正することができる。

【0026】また、請求項3記載の固体撮像カメラによれば、1画素以上、1ライン以上の場合は請求項1記載と同様に水平、垂直転送クロックを停止する処理をした後、再度レベル検出及び補正値での演算を行うことができ、再度レベル検出及び補正値での演算を行うことがで

12

きるようにしたことで、高精度の画素ずれ補正と大きな画素ずれに対する補正の両方を実現できるといった効果が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における固体撮像カメラの一部の構成を示す電気的ブロック図

【図2】図1の電気的ブロック図におけるレジストレーション検出回路のHレートでの動作概要を示す信号波形図

【図3】図1の電気的ブロック図におけるレジストレーション検出回路のVレートでの動作概要を示す信号波形図

【図4】本発明の実施の形態2における固体撮像カメラの一部の構成を示す電気的ブロック図

【図5】図4の電気的ブロック図におけるレベル検出回路及びマイクログロッサのVレートでの動作概要を示す信号波形図

【図6】図4の電気的ブロック図におけるレベル検出回路及びマイクログロッサのHレートでの動作概要を示す信号波形図

【図7】本発明の実施の形態3における固体撮像カメラの一部の構成を示す電気的ブロック図

【図8】図7の電気的ブロック図におけるレベル検出回路及びマイクログロッサのVレートでの動作概要を示す信号波形図

【図9】従来の固体撮像カメラの一部の構成を示す電気的ブロック図

【符号の説明】

1a RCCD

1b GCCD

1c BCCD

2, 19, 108 CCD駆動回路

3a, 3b, 3c 水平転送クロック

4a, 4b, 4c 垂直転送クロック

5a, 5b, 5c CCD出力信号

6 アナログ信号処理回路

7a, 7b, 7c アナログ映像信号

8 A/D変換回路

9a, 9b, 9c, 23a, 23b, 23c デジタル

映像信号

10 レジストレーション検出回路

11, 27 水平転送クロック停止信号

12, 28 垂直転送クロック停止信号

13 同期信号発生回路

14 水平同期信号HD

15 垂直同期信号VD

16a, 16b, 16c, 26a, 26b, 26c 画

素ずれが除去された映像信号

17 共通の水平転送クロック

18 共通の垂直転送クロック

13

20 レベル検出回路

21a, 21b, 21c レベル信号

22 マイクログロッサ

24a, 24b, 24c 補正値信号

25a, 25b, 25c 演算回路

101R R用CCD

101G G用CCD

101B B用CCD

102 R用サンプルホールド回路

14

103 G用サンプルホールド回路

104 B用サンプルホールド回路

105 遅延回路

106 タイミング信号発生器

107 駆動制御回路


109 ORゲート

110 ANDゲート


123 遅延制御回路

125, 126, 127 クランプ&ゲイン


【図1】



【図2】



【図3】



【図4】

- 19 CCD駆動回路
- 20 レベル検出回路
- 21a, 21b, 21c レベル信号
- 22 マイクロプロセッサ
- 23a, 23b, 23c デジタル映像信号
- 24a, 24b, 24c 補正信号
- 25a, 25b, 25c 演算回路

